Sambhu Nath Pradhan. Low power design of 16-bit synchronous counter by introducing effective clock monitoring circuits. (). Prince of Songkla University. Khunying Long Athakravisunthorn Learning Resources Center. : , 2023.
Title | Contributor | Type |
---|---|---|
Low power design of 16-bit synchronous counter by introducing effective clock monitoring circuits
มหาวิทยาลัยสงขลานครินทร์. สำนักทรัพยากรการเรียนรู้คุณหญิงหลง อรรถกระวีสุนทร Vivek Kumar Singh;Abhishek Nag;Apangshu Das;Sambhu Nath Pradhan | บทความ/Article |
Title | Contributor | Type |
---|---|---|
Low power design of 16-bit synchronous counter by introducing effective clock monitoring circuits
มหาวิทยาลัยสงขลานครินทร์. สำนักทรัพยากรการเรียนรู้คุณหญิงหลง อรรถกระวีสุนทร Vivek Kumar Singh;Abhishek Nag;Apangshu Das;Sambhu Nath Pradhan | บทความ/Article |
Title | Contributor | Type |
---|---|---|
Low power design of 16-bit synchronous counter by introducing effective clock monitoring circuits
มหาวิทยาลัยสงขลานครินทร์. สำนักทรัพยากรการเรียนรู้คุณหญิงหลง อรรถกระวีสุนทร Vivek Kumar Singh;Abhishek Nag;Apangshu Das;Sambhu Nath Pradhan | บทความ/Article |
Title | Contributor | Type |
---|---|---|
Low power design of 16-bit synchronous counter by introducing effective clock monitoring circuits
มหาวิทยาลัยสงขลานครินทร์. สำนักทรัพยากรการเรียนรู้คุณหญิงหลง อรรถกระวีสุนทร Vivek Kumar Singh;Abhishek Nag;Apangshu Das;Sambhu Nath Pradhan | บทความ/Article |