การออกแบบและสร้างฮาร์ดแวร์ของตัวประมวลผลเจนเนติกอัลกอริทึม สำหรับกลุ่มปัญหาการทำให้เหมาะที่สุดเชิงการจัด

Hardware Design and Implementation of Gentic Algorithm for Combinatorial Optimization Problems

Name: วิภาพันธ์ โพธิ์เกาะ

Organization : มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

Name: Wipapan Pokoh

keyword: Genetic Algorithm

; Hardware Design

Abstract: This thesis proposes a hardware implementation of the Genetic Algorithm (GA) for combinatorial optimization problems. The hardware is based on the grouping of the similar fitness functions and designed fitness evaluation module to reduce processing time. Since most of computation in this group of the problems is the summation, the special hardware for computing the summation is proposed. Parts of the summation are precomputed and stored in a look up table memory. A chromosome input is used to read the partial sums which are added together to produce the fitness value. As the result, the computation time is reduced while maintaining some flexibility. The overall Genetic Algorithm is coded in VHDL which is verified by simulation comparing to the results from software written in Matlab. The hardware is synthesized and tested on a FPGA chip. The synthesis result showed maximum clock speed at 79.033 MHz. The real hardware can be implemented at 25.175 MHz. The hardware can produce correct output comparing with those from software

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

Address: กรุงเทพมหานคร (Bangkok)

Email: info.lib@mail.kmutt.ac.th

Name: ผศ.ดร. พินิจ กำหอม

Role: อาจารย์ที่ปรึกษา

Created: 2546

Issued: 2005-08-26

Modified: 2553-12-19

วิทยานิพนธ์/Thesis

ISBN: 9741834977

CallNumber: ENE759

tha

DegreeName: วิศวกรรมศาสตรมหาบัณฑิต

Level: ปริญญาโท

Descipline: วิศวกรรมไฟฟ้า

Grantor: มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

©copyrights มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

ลำดับที่.	ชื่อแฟ้มข้อมูล	ขนาดแฟ้มข้อมูล	จำนวนเข้าถึง	วัน-เวลาเข้าถึงล่าสุด
1	ENE759ab.pdf	40.4 KB	32	2024-09-29 04:53:55
2	ENE759.pdf	2.51 MB	43	2024-09-29 04:56:18

ใช้เวลา

0.037114 วินาที